

VHDL Workflow & Logisim Simulation Report: NOT Gate

이름: 김민재

학번: 2023029643

학과: 로봇공학과

제출일: 2026. 10. 01

1. 개요 (Introduction)

- 목적: VHDL을 활용하여 기본적인 NOT 게이트를 모델링하고, Questa 및 Logisim-evolution 환경에서 동작 및 시뮬레이션을 검증한다.

2. VHDL 소스 코드 (VHDL Source Code)

VHDL


```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity not_gate is
    Port ( a : in  STD_LOGIC;
          y : out STD_LOGIC);
end not_gate;

architecture Behavioral of not_gate is
begin
    y <= not a;
end Behavioral;
```


3. Logisim 회로도 및 시뮬레이션 결과 (Simulation Results)

Case 1: $a = 0$ 일 때



- 설명: 입력 a 에 0을 입력했을 때, NOT 게이트 동작에 의해 출력 y 에 1이 정상적으로 출력됨을 확인하였다.

Case 2: $a = 1$ 일 때



- 설명: 입력 a 에 1을 입력했을 때, NOT 게이트 동작에 의해 출력 y 에 0이 정상적으로 출력됨을 확인하였다.

Not Gate Truth Table

NOT Gate Truth Table		
입력 (a)	출력 (y)	검증 결과
0	1	Normal (Pass)
1	0	Normal (Pass)

4. 결론 및 소감 (Conclusion)

- VHDL 코드를 직접 작성하여 Logisim에 모듈로 불러온 후 정상 작동함을 확인하였다.
- Questa 시뮬레이터 및 라이선스 환경 구축과 Logisim 연동 Workflow를 완벽히 이해하였다.